发明名称 改善UIS性能的沟槽式功率半导体器件及其制备方法
摘要 明涉及一种用于功率转换的MOSFET半导体器件,旨在提供具有较好非箝制电感性切换(UIS)之切换能力的沟槽式功率半导体器件,优化沟槽式功率半导体器件的高突崩击穿能力并提供制备该器件的方法。具有向下延伸至有源区台面结构内的第一接触孔,和具有向下延伸至过渡区台面结构内的第二接触孔,其中第一接触孔的深度值、宽度值分别对应地大于第二接触孔的深度值、宽度值。
申请公布号 TW201611183 申请公布日期 2016.03.16
申请号 TW103130224 申请日期 2014.09.02
申请人 万国半导体股份有限公司 发明人 丁 永平;耶尔马兹 哈姆紮;王晓彬;博德 马督儿
分类号 H01L21/768(2006.01);H01L23/52(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 代理人 周威君
主权项 一种沟槽式功率半导体器件的制备方法,包括以下步骤:提供一半导体衬底,包含一底部衬底及一位于该底部衬底上方的外延层;蚀刻该外延层,形成一环形隔离沟槽和数个位于该隔离沟槽内侧的有源沟槽,在该隔离沟槽附近的一有源沟槽与该隔离沟槽之间具有一有源至终端过渡区,介于一有源区和一终端区之间;填充导电材料至该隔离沟槽内,并在该些有源沟槽内制备闸极;沉积一绝缘钝化层覆盖在该半导体衬底上方;以及蚀刻该绝缘钝化层及该过渡区、该有源区各自的台面结构,形成贯穿该绝缘钝化层、向下延伸至该有源区之台面结构内的一第一接触孔,和形成贯穿该绝缘钝化层、向下延伸至该过渡区之台面结构内的一第二接触孔;其中,该第一接触孔的深度值、宽度值分别对应地大于该第二接触孔的深度值、宽度值。
地址 美国