发明名称 |
控制移位分组数据的位校正的装置 |
摘要 |
本发明的名称是“控制移位分组数据的位校正的装置”。本发明涉及控制移位分组数据的位校正的装置,提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。 |
申请公布号 |
CN103064649B |
申请公布日期 |
2016.03.02 |
申请号 |
CN201210548546.1 |
申请日期 |
1996.07.17 |
申请人 |
英特尔公司 |
发明人 |
A.D.佩勒格;Y.雅里;M.米塔尔;L.M.门内梅尔;B.艾坦;A.F.格卢;C.杜龙;E.科瓦施;W.维特 |
分类号 |
G06F7/57(2006.01)I;G06F7/544(2006.01)I;G06F7/60(2006.01)I;G06F9/30(2006.01)I;G06F15/78(2006.01)I |
主分类号 |
G06F7/57(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
朱海煜 |
主权项 |
一种处理器,包括:多个寄存器,用于存储64位分组数据操作数;解码器,用于解码分组移位指令,所述分组移位指令具有32位指令格式,所述分组移位指令具有第一字段,以指示多个寄存器中用于存储第一64位源操作数的第一寄存器,并且,所述分组移位指令具有第二字段,以指示多个寄存器中用于存储第二源操作数的第二寄存器,所述第一64位源操作数包括第一四个16位数据元素,这些数据元素包括在位[15:0]中的第一16位数据元素、在位[31:16]中的第二16位数据元素、在位[47:32]中的第三16位数据元素、以及在位[63:48]中的第四16位数据元素,并且,第二源操作数包括表示移位计数的数据;以及执行单元,与解码器和多个寄存器耦合,所述执行单元响应于所述分组移位指令,在所述多个寄存器中要由所述分组移位指令的第三字段指示的第三寄存器中存储64位目的地操作数,64位目的地操作数的位[15:0]存储按照所述移位计数进行的第一16位数据元素的算术右移的结果,其中高阶位具有第一16位数据元素的符号位的值,64位目的地操作数的位[31:16]存储按照所述移位计数进行的第二16位数据元素的算术右移的结果,其中高阶位具有第二16位数据元素的符号位的值,64位目的地操作数的位[47:32]存储按照所述移位计数进行的第三16位数据元素的算术右移的结果,其中高阶位具有第三16位数据元素的符号位的值,以及64位目的地操作数的位[63:48]存储按照所述移位计数进行的第四16位数据元素的算术右移的结果,其中高阶位具有第四16位数据元素的符号位的值,其中,所述执行单元包括用于以相应符号位的值填充每个算术右移的结果的高阶位的电路,其中所述处理器还用于对分组32位数据元素执行算术右移,其中所述处理器包括通用中央处理单元(CPU),以及其中所述处理器具有RISC体系结构。 |
地址 |
美国加利福尼亚州 |