一种参考时钟检测电路及其方法

摘要

本发明公开了一种参考时钟检测电路，包括依次相互连接的偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块，参考时钟信号耦合于检测模块的输入端，偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器。本发明利用参考时钟检测电路实现了对是否有参考时钟信号输入芯片内部的检测，并根据检测结果打开或关闭时钟信号缓冲器，避免了内部误操作，且该检测电路是利用CMOS反相器实现的，电路结构简单，占用了极少的芯片资源(版图面积小、工作电流小)。本发明同时公开了一种参考时钟信号的检测方法。

主权项

一种参考时钟检测电路，其特征在于：包括依次连接的偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块，参考时钟信号耦合于所述检测模块的输入端，所述偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器。