发明名称 |
三维封装方法 |
摘要 |
本发明提供了一种三维封装方法,包括如下步骤:提供半导体衬底和支撑衬底,所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层,所述轻掺杂层中包含至少一半导体器件;在半导体衬底和/或支撑衬底的表面形成绝缘层;以所述绝缘层为中间层,将所述半导体衬底和支撑衬底贴合在一起;采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层;在轻掺杂层中形成多个贯孔,所述贯孔的位置与半导体器件的焊盘的位置对应,并暴露出半导体器件的焊盘;采用导电填充物填平所述贯孔。本发明的优点在于,通过采用具有轻掺杂层和重掺杂层的半导体衬底,可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。 |
申请公布号 |
CN102637607B |
申请公布日期 |
2016.02.24 |
申请号 |
CN201110449519.4 |
申请日期 |
2011.12.29 |
申请人 |
上海新傲科技股份有限公司 |
发明人 |
魏星;曹共柏;林成鲁;张峰;张苗;王曦 |
分类号 |
H01L21/50(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L21/50(2006.01)I |
代理机构 |
上海翼胜专利商标事务所(普通合伙) 31218 |
代理人 |
孙佳胤;翟羽 |
主权项 |
一种三维封装方法,其特征在于,包括如下步骤: 提供半导体衬底和支撑衬底,所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层,所述轻掺杂层中包含至少一半导体器件,其中,所述重掺杂层的电阻率小于0.1Ω.cm,所述轻掺杂层的电阻率大于1Ω.cm,所述轻掺杂层的厚度为1~40微米; 在半导体衬底和/ 或支撑衬底的表面形成绝缘层; 以所述绝缘层为中间层,将所述半导体衬底和支撑衬底贴合在一起,所述贴合方法为使用等离子体处理半导体衬底及支撑衬底表面,并将半导体衬底及支撑衬底键合在一起,加固,加固温度为100至800℃,加固时间为0.5小时至10小时; 采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层,所述自停止腐蚀采用旋转腐蚀工艺,所述旋转腐蚀的角速度为每分钟100至5000周,在旋转腐蚀工艺之前首先研磨减薄重掺杂层至重掺杂层厚度为1微米~10微米; 在轻掺杂层中形成多个贯孔,所述贯孔的位置与半导体器件的焊盘的位置对应,并暴露出半导体器件的焊盘; 采用导电填充物填平所述贯孔; 所述半导体衬底采用如下步骤形成: 提供初始衬底; 在初始衬底表面采用外延工艺形成掺杂浓度低于初始衬底的轻掺杂层,初始衬底相对于轻掺杂层而言成为重掺杂层; 在轻掺杂层中制作至少一半导体器件; 所述形成轻掺杂层的外延工艺为低温外延,所述外延生长温度为500‑1300℃。 |
地址 |
201821 上海市嘉定区普惠路200号 |