发明名称 |
利用应力记忆效应的CMOS器件的制作方法 |
摘要 |
本申请提供了一种利用应力记忆效应的CMOS器件的制作方法。该制作方法包括:在半导体衬底中设置浅沟槽隔离结构;在NMOS区和PMOS区上形成栅极结构、位于栅极结构上的硬掩膜层、位于栅极结构侧壁上的偏移侧墙;在半导体衬底的裸露表面上、硬掩膜层的裸露表面上以及偏移侧墙的裸露表面上设置张应力层;对位于PMOS区的张应力层进行刻蚀,以在PMOS区的偏移侧墙的裸露侧面上形成第一应力侧墙;在PMOS区欲形成源极区和漏极区的位置设置硅锗部;以及对NMOS区的张应力层进行刻蚀,以在NMOS区的偏移侧墙的裸露侧面上形成第二应力侧墙。利用硅锗部设置过程中的高热量对NMOS区张应力层进行热处理,增强应力记忆效应。 |
申请公布号 |
CN105355597A |
申请公布日期 |
2016.02.24 |
申请号 |
CN201410416185.4 |
申请日期 |
2014.08.19 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
于书坤;韦庆松 |
分类号 |
H01L21/8238(2006.01)I;H01L21/3105(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京康信知识产权代理有限责任公司 11240 |
代理人 |
吴贵明;张永明 |
主权项 |
一种利用应力记忆效应的CMOS器件的制作方法,其特征在于,所述制作方法包括:步骤S1,在半导体衬底中设置浅沟槽隔离结构,利用所述浅沟槽隔离结构隔离出NMOS区和PMOS区;步骤S2,在所述NMOS区和所述PMOS区上形成栅极结构、位于所述栅极结构上的硬掩膜层、位于所述栅极结构侧壁上的偏移侧墙;步骤S3,在所述半导体衬底的裸露表面上、所述硬掩膜层的裸露表面上以及所述偏移侧墙的裸露表面上设置张应力层;步骤S4,对位于所述PMOS区的张应力层进行刻蚀,以在所述PMOS区的所述偏移侧墙的裸露侧面上形成第一应力侧墙;步骤S5,在所述PMOS区欲形成源极区和漏极区的位置设置硅锗部;以及步骤S6,对所述NMOS区的张应力层进行刻蚀,以在所述NMOS区的所述偏移侧墙的裸露侧面上形成第二应力侧墙。 |
地址 |
201203 上海市浦东新区张江路18号 |