| 摘要 |
리드 동작 시 비트라인 디스터브를 방지 또는 최소화하고 저전압 고속 동작을 수행할 수 있는 반도체 메모리 장치가 개시된다. 그러한 반도체 메모리 장치의 리드 데이터 패쓰회로는, 비트라인 센스 앰프와; 로컬 입출력라인 센스앰프와; 상기 비트라인 센스 앰프에 연결된 비트라인 페어와 상기 로컬 입출력라인 센스앰프에 연결된 로컬 입출력 라인 페어 사이를 컬럼선택신호에 응답하여 동작적으로 서로 연결하는 컬럼 선택부와; 상기 컬럼선택신호가 비활성화되는 구간에서 제1 도전형 프리차아지부로써 1차적으로 프리차아지 하고 제2 도전형 등화부로써 등화한 다음, 상기 비트라인 센스 앰프가 활성화되고 나서 일정 타임이 경과된 후에는 제2 도전형 프리차아지부로써 2차적으로 프리차아지 하는 로컬 입출력라인 프리차아지부를 구비함에 의해, 리드 동작시 로컬 입출력 라인에서 비트라인으로의 차아지 전달 현상이 발생되는 비트라인 디스터브에 보다 강해지고, 저전압 고속 동작에 보다 유리해진다. |
