並列パイプラインにおいてブランチを分岐するためのハードウェアおよびソフトウェアソリューション

摘要

プロセッサ内のハードウェア並列実行レーン内で命令を効率的に処理するためのシステムおよび方法を提案する。識別されたループ内の所与の分岐点に応じて、コンパイラは、識別されたループ内の命令を超大命令語（ＶＬＩＷ）に配置する。少なくとも１つのＶＬＩＷは、所与の分岐点と対応する収束点との間の異なる基本ブロックから混ぜ合わされた命令を含む。コンパイラは、実行されると、所与のＶＬＩＷ内の命令をターゲットプロセッサ内の複数の並列実行レーンに実行時に割り当てるコードを生成する。ターゲットプロセッサは、単一命令複数データ（ＳＩＭＤ）マイクロアーキテクチャを含む。所与のレーンに対する割り当ては、所与の分岐点において所与のレーンに対して実行時に検出した分岐方向に基づく。ターゲットプロセッサは、関連付けられたレーンに対してフェッチされたＶＬＩＷ内のどの所与の命令を実行するかを示す指示を格納するためのベクトルレジスタを含む。【選択図】図８