基于FPGA的PLC高速脉冲计数实现系统及方法

摘要

本发明提供了一种基于FPGA的PLC高速脉冲计数实现系统，包括FPGA，该FPGA包括有双端口块RAM、比较控制状态机以及计数器堆；其中所述双端口块RAM中包括有多组比较寄存器，所述计数器堆中包括多个用于对输入脉冲进行计数的计数器，所述计数器堆中的每一计数器对应所述双端口块RAM中的一组比较寄存器；所述比较控制状态机循环从所述双端口块RAM中读取每一个比较寄存器的值并与所述计数器堆中对应的计数器的值进行比较。本发明还提供一种对应的方法。本发明通过将比较数据存储于FPGA内部的双端口块RAM中，并使用比较控制状态机将双端口块RAM中的比较数据与计数器循环比较，从而实现PLC对高速脉冲的计数比较。

主权项

一种基于FPGA的PLC高速脉冲计数实现系统，包括FPGA，其特征在于：所述FPGA包括有双端口块RAM、比较控制状态机以及计数器堆；其中所述双端口块RAM分别连接PLC的微控制单元和比较控制状态机；所述双端口块RAM中包括有多组比较寄存器，所述计数器堆中包括多个用于对输入脉冲进行计数的计数器，所述计数器堆中的每一计数器对应所述双端口块RAM中的一组比较寄存器；所述比较控制状态机循环从所述双端口块RAM中读取每一个比较寄存器的值并与所述计数器堆中对应的计数器的值进行比较；所述FPGA还包括中断模块，所述中断模块用于对比较寄存器进行中断使能设置并根据所述中断使能设置和所述比较控制状态机的比较结果输出中断信号到所述PLC的微控制单元。