| 摘要 |
실시예에 따른 반도체 메모리 소자는 반도체 기판의 일부 위에 형성되고, 소정 간격 이격된 제1게이트절연층 및 제2게이트절연층; 상기 제1게이트절연층 위에 형성된 선택게이트; 상기 제2게이트절연층 위에 형성된 플로팅게이트; 상기 플로팅게이트 위에 형성된 제3게이트절연층; 상기 제3게이트절연층 위에 형성된 컨트롤게이트; 상기 선택게이트 및 상기 플로팅게이트 사이의 상기 반도체 기판 상부에 형성된 제1이온주입영역; 상기 선택게이트 타측의 상기 반도체 기판 상부에 형성된 제2이온주입영역; 상기 플로팅게이트 타측의 상기 반도체 기판 상부에 형성된 제3이온주입영역; 및 상기 제3이온주입영역 옆의 상기 반도체 기판 상부에 형성된 제4이온주입영역을 포함한다. 실시예에 의하면, NVM(Non Volatile Memory)과 같은 반도체 메모리 소자의 메모리 게이트를 ONO의 질화막 트랩을 이용하는 2T(Transistor) ETOX 셀로 구현할 수 있으므로, 프로그램 동작 시 BTBT Tunneling Assisted Hot Electron Injection 방식이 적용되어 전류를 감소시키고, 동작 속도를 증가시킬 수 있다. |
