发明名称 |
测试芯片制造过程中电荷累积的方法 |
摘要 |
本发明提供了一种测试芯片制造过程中电荷累积的方法,包括:先制备长有介质层的多个晶圆;使得所述多个晶圆中的第一部分晶圆经由第一工艺腔进行刻蚀处理;使得所述多个晶圆中的第二部分晶圆经由第二工艺腔进行刻蚀处理;测量经过刻蚀之后所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压;分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据;根据分析结果判断第一工艺腔和第二工艺腔是否存在异常。 |
申请公布号 |
CN105280515A |
申请公布日期 |
2016.01.27 |
申请号 |
CN201510695080.1 |
申请日期 |
2015.10.22 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
孙访策;李志国;欧少敏;杨勇;管宝辉 |
分类号 |
H01L21/66(2006.01)I |
主分类号 |
H01L21/66(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
屈蘅 |
主权项 |
一种测试芯片制造过程中电荷累积的方法,其特征在于包括:第一步骤:制备长有介质层的多个晶圆;第二步骤:使得所述多个晶圆中的第一部分晶圆经由第一工艺腔进行刻蚀处理;第三步骤:使得所述多个晶圆中的第二部分晶圆经由第二工艺腔进行刻蚀处理;第四步骤:测量经过刻蚀之后所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压;第五步骤:分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据;第六步骤:根据分析结果判断第一工艺腔和第二工艺腔是否存在异常。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |