发明名称 半导体装置
摘要 本发明的实施方式提供一种可抑制电流及电压的振荡的半导体装置。实施方式的半导体装置包含:半导体衬底,包含第1面、及与第1面对向的第2面;第一p型半导体区域,选择性地设置在第1面侧;第一n型半导体区域,设置在第2面侧;第二n型半导体区域,设置在第一p型半导体区域与第一n型半导体区域之间,且n型杂质浓度比第一n型半导体区域低;第三n型半导体区域,设置在第一p型半导体区域与第二n型半导体区域之间,且n型杂质浓度比第二n型半导体区域低;第四n型半导体区域,设置在第一n型半导体区域与第二n型半导体区域之间,n型杂质浓度比第二n型半导体区域低,且载流子寿命比第三n型半导体区域长;阳极电极;及阴极电极。
申请公布号 CN105280720A 申请公布日期 2016.01.27
申请号 CN201510092967.1 申请日期 2015.03.02
申请人 株式会社东芝 发明人 松下宪一
分类号 H01L29/868(2006.01)I 主分类号 H01L29/868(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种半导体装置,其特征在于包括:半导体衬底,包含第1面、及与所述第1面对向的第2面;第一p型半导体区域,选择性地设置在所述半导体衬底的所述第1面侧;第一n型半导体区域,设置在所述半导体衬底的所述第2面侧;第二n型半导体区域,设置在所述第一p型半导体区域与所述第一n型半导体区域之间的所述半导体衬底中,且n型杂质浓度比所述第一n型半导体区域低;第三n型半导体区域,设置在所述第一p型半导体区域与所述第二n型半导体区域之间的所述半导体衬底中,且n型杂质浓度比所述第二n型半导体区域低;第四n型半导体区域,设置在所述第一n型半导体区域与所述第二n型半导体区域之间的所述半导体衬底中,n型杂质浓度比所述第二n型半导体区域低,且载流子寿命比所述第三n型半导体区域长;阳极电极,电连接于所述第一p型半导体区域;及阴极电极,电连接于所述第一n型半导体区域。
地址 日本东京