| 发明名称 | 基于FPGA的DDR控制器及控制方法 | ||
| 摘要 | 本发明公开了一种基于FPGA的DDR控制器及控制方法。该控制器包括：状态机，被配置为用于完成DDR控制器的时序控制功能，实现对DDR存储器的访问，并根据访问要求在相应的状态之间进行切换；配置控制单元，被配置为用于对DDR存储器寄存器在开机上电时进行配置；激活控制单元，被配置为用于对DDR存储器的数据阵列进行激活；读写控制单元，被配置为用于对外部访问进行同步处理，给出读写标志，并判断是猝发读写还是单周期读写；预充控制单元，被配置为用于完成对激活后的行单元进行无效操作；刷新控制单元，被配置为用于对数据阵列进行充电；端口控制单元，被配置为用于实现数据总线、地址总线和控制总线的端口锁存。本发明利于解决DDR存储器的控制问题。 | ||
| 申请公布号 | CN105279116A | 申请公布日期 | 2016.01.27 |
| 申请号 | CN201510652050.2 | 申请日期 | 2015.10.08 |
| 申请人 | 中国电子科技集团公司第四十一研究所 | 发明人 | 栗永强;张永坡;布乃红;戚瑞民;王俊生 |
| 分类号 | G06F13/16(2006.01)I;G06F13/38(2006.01)I | 主分类号 | G06F13/16(2006.01)I |
| 代理机构 | 济南舜源专利事务所有限公司 37205 | 代理人 | 朱玉建 |
| 主权项 | 基于FPGA的DDR控制器，其特征在于，包括：状态机，被配置为用于完成DDR控制器的时序控制功能，实现对DDR存储器的访问，并根据访问要求在相应的状态之间进行切换；配置控制单元，被配置为用于对DDR存储器寄存器在开机上电时进行配置；激活控制单元，被配置为用于对DDR存储器的数据阵列进行激活；读写控制单元，被配置为用于对外部访问进行同步处理，给出读写标志，并判断是猝发读写还是单周期读写；预充控制单元，被配置为用于完成对激活后的行单元进行无效操作；刷新控制单元，被配置为用于对数据阵列进行充电；端口控制单元，被配置为用于实现数据总线、地址总线和控制总线的端口锁存。 | ||
| 地址 | 233010 安徽省蚌埠市华光大道726号 | ||