发明名称 |
锁存电路及包括锁存电路的半导体器件 |
摘要 |
一种锁存电路包括:第一储存节点至第N储存节点,其中N为等于或大于四的偶数;以及第一对晶体管至第N对晶体管,其中的每个包括通过第一储存节点至第N储存节点中对应的一个彼此串联耦接的PMOS晶体管和NMOS晶体管。PMOS晶体管在该PMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的前一个内的存储节点。所述NMOS晶体管在该NMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的下一个内的储存节点。第一对晶体管至第N对晶体管的PMOS晶体管形成于第一有源区内。第一对晶体管至第N对晶体管的NMOS晶体管形成于与第一有源区分隔开的第二有源区内。 |
申请公布号 |
CN105280241A |
申请公布日期 |
2016.01.27 |
申请号 |
CN201410753481.3 |
申请日期 |
2014.12.10 |
申请人 |
爱思开海力士有限公司 |
发明人 |
池性洙 |
分类号 |
G11C29/44(2006.01)I;G11C11/412(2006.01)I |
主分类号 |
G11C29/44(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
俞波;许伟群 |
主权项 |
一种锁存电路,包括:第一储存节点至第N储存节点,其中N为等于或大于四的偶数;以及第一对晶体管至第N对晶体管,其中的每个包括通过所述第一储存节点至所述第N储存节点之中对应的一个彼此串联耦接的PMOS晶体管和NMOS晶体管,其中,所述PMOS晶体管在所述PMOS晶体管的栅极耦接至储存节点中的包括在所述对晶体管的前一个内的存储节点,其中,所述NMOS晶体管在所述NMOS晶体管的栅极耦接至储存节点之中的包括在所述对晶体管的下一个内的储存节点,其中,所述第一对晶体管至第N对晶体管的PMOS晶体管形成在第一有源区内,以及其中,所述第一对晶体管至第N对晶体管的NMOS晶体管形成在与所述第一有源区分隔开的第二有源区内。 |
地址 |
韩国京畿道 |