| 摘要 |
시스템들 및 방법들이 비휘발성 메모리 어레이의 타겟이 되지 않은 메모리 셀에서의 기록 교란 상황들을 최소화하기 위해 제공된다. 비트라인 구동기 회로들은 램프 전압이 타겟 메모리 셀의 비트라인과 타겟이 되지 않은 메모리 셀의 이웃하는 비트라인 둘 모두에 인가되게 제어되도록 제공된다. 다양한 실시예들은 타겟 메모리 셀에서 기록 동작 동안 타겟이 되지 않은 메모리 셀들에 저장된 데이터의 완전성(integrity)을 타겟이 되지 않은 이웃 메모리 셀의 소스와 드레인 노드들 사이의 포텐셜 차이를 감소시키기 위해 이웃 셀의 이전의 플로팅 비트라인에 제어된 전압 신호를 인가함에 의해 유리하게 유지한다. 또 다른 실시예에서, 증가된 소스 바이어스 전압은 드레인 바이어스 전압의 램핑 동안 타겟 셀의 "소스" 비트라인 상에 인가되고 기록 동작 동안 접지 또는 접지 포텐셜 가까이로 감소된다. |
