发明名称 半导体基板之制造方法
摘要 入反应腔室内的第1气体实施电浆化,于半导体晶圆进行沟槽之蚀刻。对导入上述反应腔室内的第2导入气体实施电浆化,于上述沟槽壁面形成保护膜。对导入上述反应腔室内的第3导入气体实施电浆化,而除去形成于上述沟槽底面的上述保护膜。将形成于上述沟槽底面的保护膜予以除去之后,实施上述反应腔室内之排气。
申请公布号 TWI518777 申请公布日期 2016.01.21
申请号 TW102116065 申请日期 2013.05.06
申请人 电装股份有限公司 发明人 小田洋平;野田理崇
分类号 H01L21/3065(2006.01) 主分类号 H01L21/3065(2006.01)
代理机构 代理人 林志刚
主权项 一种半导体基板之制造方法,其特征为:将半导体晶圆(20)导入反应腔室(10)内,该半导体晶圆(20)为在表面形成有实施特定图案化的遮罩材(21)者;于上述反应腔室(10)内导入第1气体,使该第1导入气体电浆化来处理上述半导体晶圆(20)处理,依此而于上述半导体晶圆(20)依据上述遮罩材(21)之图案来蚀刻沟槽(22);于上述反应腔室(10)内导入第2导入气体,使该第2导入气体电浆化来处理上述半导体晶圆(20),依此而于上述沟槽(22)之壁面形成保护膜(23),于上述反应腔室(10)内导入第3导入气体,使该第3导入气体电浆化来处理上述半导体晶圆(20),依此而将形成于上述沟槽(22)底面的保护膜(23)除去,于上述遮罩材(21)残留于上述半导体晶圆(20)之状态下,重复进行上述沟槽(22)之蚀刻、上述保护膜(23)之形成,及将形成于上述沟槽(22)底面的保护膜(23)除去,依此而挖深上述沟槽(22);及将形成于上述沟槽(22)底面的保护膜(23)除去之后,进行至少一次上述反应腔室(10)内之排气:深宽比以上述沟槽(22)之开口部之深度对宽度的比例来表示,在针对深宽比成为10以上之后的上述沟槽(22)进一步进行上述蚀刻之前,在将形成于上述沟槽 (22)之底面的保护膜(23)除去之后,至少进行1次上述反应腔室(10)内之排气。
地址 日本