发明名称 提高MOM电容密度的方法
摘要 一种提高MOM电容密度的方法,包括:执行步骤S1:在衬底上沉积刻蚀阻挡层、低介电常数介质层、缓冲层、刻蚀调整层、金属硬掩模层、上覆层;执行步骤S2:金属互连区的刻蚀停止在所述刻蚀调整层上形成第一沟槽图形;执行步骤S3:MOM电容区的刻蚀停止在所述缓冲层上形成第二沟槽图形;执行步骤S4:互连通孔的图形定义;执行步骤S5:沟槽和互连通孔的一体化刻蚀;执行步骤S6:沉积扩散阻挡层、铜籽晶层,以及铜填充层;执行步骤S7:获得MOM电容结构和金属互连结构。通过本发明所述提高MOM电容目的的方法,在保证不影响所述双嵌入式金属互连结构沟槽深度和所述互连通孔高度的情况下,可以使所述MOM电容区的低介电常数介质层的厚度降低,从而达到提升电容密度,改善MOM电容性能的目的。
申请公布号 CN102800568B 申请公布日期 2016.01.20
申请号 CN201210335529.X 申请日期 2012.09.11
申请人 上海华力微电子有限公司 发明人 张亮
分类号 H01L21/02(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L21/02(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 陆花
主权项 一种提高MOM电容密度的方法,其特征在于,所述提高MOM电容密度的方法包括:执行步骤S1:在具有金属互连结构的衬底上依次沉积刻蚀阻挡层、低介电常数介质层、缓冲层、刻蚀调整层、金属硬掩模层,以及上覆层,形成晶片;所述刻蚀调整层为致密的介质材料,其材料为氧化硅、氮化硅、氮氧化硅,碳化硅至少其中之一,所述刻蚀调整层的厚度由刻蚀选择比和电容密度的提升量所决定;执行步骤S2:在所述上覆层表面涂覆光阻并光刻、刻蚀,金属互连区的刻蚀停止在所述刻蚀调整层上,以形成所述金属互连结构的第一沟槽图形;执行步骤S3:在所述上覆层表面涂覆光阻并光刻、刻蚀,MOM电容区的刻蚀停止在所述缓冲层上,以形成MOM电容区的第二沟槽图形;执行步骤S4:互连通孔的图形定义,所述互连通孔的图形经过光刻、刻蚀,并在部分刻蚀工艺下将所述互连通孔的图形停留在所述低介电常数介质层的预定深度,以减少所述互连通孔结构在去除光阻时受到损伤;执行步骤S5:去除所述光阻,以晶片表面的所述金属硬掩模层为掩模层,对所述晶片进行沟槽和互连通孔的一体化刻蚀,以形成位于所述金属互连区的第一沟槽、位于所述MOM电容区的第二沟槽,以及互连通孔,所述第一沟槽的刻蚀深度低于所述第二沟槽的刻蚀深度,所述互连通孔刻蚀至所述低介电常数介质层底部,并与所述衬底的金属互连结构相连;执行步骤S6:在所述第一沟槽、第二沟槽,以及互连通孔中沉积扩散阻挡层、铜籽晶层,以及铜填充层;执行步骤S7:通过化学机械研磨去除冗余的铜填充层、扩散阻挡层、金属硬掩模层、刻蚀调整层,以及缓冲层,以同时获得所述MOM电容结构和双层嵌入式金属互连结构。
地址 201203 上海市浦东新区张江高科技园区高斯路497号