主权项 |
一种处理器,其包括:寄存器堆,其包括多个第一大小的寄存器,每一所述第一大小的寄存器具有对应的有效位,并且与第二大小的寄存器的低部分或高部分关联,其中所述第二大小是所述第一大小的偶整数n倍;解码单元,其用于对具有所述第一大小的源和目的地的第一指令以及具有所述第二大小的源和目的地的第二指令进行解码,其中所述解码单元进一步包括映射单元,其用于将用于所述第一指令的寄存器名称和用于所述第二指令的寄存器名称映射到连续的共用名称空间中,并指派(i)用于所述第一大小的一组n个寄存器中的每一寄存器以及(ii)用于包含所述一组n个寄存器的第二大小的寄存器的一个相同的寄存器名称;以及执行管,其耦合到所述寄存器堆,其中在所述执行管将结果写入到所述一组n个寄存器中的仅一个寄存器后,即刻仅为所述一个寄存器断言有效位;以及其中在所述执行管将结果写入到所述第二大小的寄存器后,即刻为包含在所述第二大小的寄存器中的所述n个寄存器中的每一者断言有效位,其中所述处理器通过所述相同的寄存器名称及连续的名称空间来检测使用所述第二大小的寄存器及所述第二大小的寄存器中的所述一组n个寄存器的指令之间的相依性,基于断言的有效位来判断所述第二大小的寄存器及所述第二大小的寄存器中的所述n个寄存器中的一个或全部值是否有效;且使用所述值的经判断的有效性来以适当的顺序执行所述指令。 |