发明名称 | 多端口读写的片内存储器 | ||
摘要 | 一种多端口读写的片内存储器,包括:依次连接的三级电路结构,第一级电路结构用于输入数据的锁存与存储单元的选通,第二级电路结构用于将数据写入存储单元中并存储起来,第三级电路结构用于存储数据的读出,其中,该第一级电路结构包括写地址译码器,时钟门控逻辑电路,以及数据输入锁存器,其输入端与时钟门控逻辑电路的输出端连接;该第二级电路结构包括多个静态随机存储单元,其输入端分别与写地址译码器和数据输入锁存器的输出端连接;该第三级电路结构包括多路选择器,其输入端与多个静态随机存储单元的各输出端相连;读地址译码器,其输出端分别与多路选择器的输入端连接;数据输出锁存器,其输入端与多路选择器的输出端连接。 | ||
申请公布号 | CN103219037B | 申请公布日期 | 2016.01.20 |
申请号 | CN201310140319.X | 申请日期 | 2013.04.22 |
申请人 | 中国科学院半导体研究所 | 发明人 | 龙希田;杨杰;石匆;吴南健 |
分类号 | G11C11/413(2006.01)I | 主分类号 | G11C11/413(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 汤保平 |
主权项 | 一种多端口读写的片内存储器,包括:依次连接的三级电路结构,第一级电路结构用于输入数据的锁存与存储单元的选通,第二级电路结构用于将数据写入存储单元中并存储起来,第三级电路结构用于存储数据的读出,其中,该第一级电路结构包括写地址译码器,时钟门控逻辑电路,以及数据输入锁存器,其输入端与时钟门控逻辑电路的输出端连接;该第二级电路结构包括多个静态随机存储单元,其输入端分别与写地址译码器和数据输入锁存器的输出端连接;该第三级电路结构包括多路选择器,其输入端与多个静态随机存储单元的各输出端相连;读地址译码器,其输出端分别与多路选择器的输入端连接;数据输出锁存器,其输入端与多路选择器的输出端连接;所述多个数据输出锁存器均与所述时钟门控逻辑电路相连,每一个数据输出锁存器的输入时钟即为所述的多端口读写的片内存储器的输入时钟,每一个数据输出锁存器的输出即为所述的多端口读写的片内存储器的最终读出数据。 | ||
地址 | 100083 北京市海淀区清华东路甲35号 |