| 发明名称 | 滤波电路 | ||
| 摘要 | 本发明提供一种在电介质层之间产生层叠偏移的情况下能抑制对滤波特性带来影响的滤波电路。BPF由将多个电介质层进行层叠而成的层叠体组成，具备串联连接的电感器(L1)与电感器(L2)、以及分别与电感器(L1、L2)的连接点、和接地电位连接的电感器(L3)。电感器(L1)由设置在电介质层(PL1、PL2、PL3)的开环状的电极图案(101A、102A、103A)在层叠体的层叠方向进行重叠而形成。电感器(L2)和电感器(L3)也分别由设置在电介质层(PL1、PL2、PL3)的开环状的电极图案(101B、102B、103B)和电极图案(101C、102C、103C)在层叠方向进行重叠而形成。 | ||
| 申请公布号 | CN102761313B | 申请公布日期 | 2016.01.20 |
| 申请号 | CN201210124370.7 | 申请日期 | 2012.04.25 |
| 申请人 | 株式会社村田制作所 | 发明人 | 山口清 |
| 分类号 | H03H7/01(2006.01)I;H01P1/203(2006.01)I | 主分类号 | H03H7/01(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 侯颖媖 |
| 主权项 | 一种滤波电路，其特征在于，包括：层叠体，该层叠体由多个电介质层进行层叠；第1电感器，该第1电感器由设置在所述多个电介质层的多个第1导电图案在所述层叠体的层叠方向上重叠而形成；第2电感器，该第2电感器由设置在所述多个电介质层的第2导电图案在所述层叠方向上重叠而形成；以及第3电感器，该第3电感器由设置在所述多个电介质层的第3导电图案在所述层叠方向上重叠而形成，所述第1电感器对于所述第2电感器串联连接，所述第3电感器连接在所述第1电感器、所述第2电感器的连接点与接地电位之间，所述第1导电图案、所述第2导电图案、及所述第3导电图案分别设置在同样的所述多个电介质层，所述第1电感器、所述第2电感器及所述第3电感器形成为磁通方向相同，且在层叠方向上呈螺旋形状，所述第1电感器和所述第2电感器形成为彼此线对称。 | ||
| 地址 | 日本京都府 | ||