基于FPGA的多电平SPWM脉冲产生系统及方法

摘要

本发明公开了一种基于FPGA的多电平SPWM脉冲产生系统及方法，涉及变频控制领域。该系统在FPGA上实现，所需要的全部脉冲由FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及n路互补载波发生器T1～Tn；三相比较器A1～An、B1～Bn、C1～Cn；三相1024点0～π/4正弦波SIN值存储器SA、SB、SC；三相正弦波幅值输出乘法器MA、MB和MC。本发明能够产生多路、高速、高精度的SPWM波形，系统运行可靠。

主权项

一种基于FPGA的多电平SPWM脉冲产生系统，用于变频控制领域，其特征在于：该系统在FPGA上实现，所需要的全部脉冲由FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及n路互补载波发生器T1～Tn：n为正整数，且1≤n≤10，每路产生一对互补的载波；T1～Tn各自的输出信号为两路相位相反的三角波，且T1～Tn相邻的输出信号之间相差一个相角；三相比较器：A1～An、B1～Bn、C1～Cn，每相n路，总共3×n个比较器；各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中；三相1024点0～π/4正弦波SIN值存储器：A相1024点0～π/4正弦波SIN值存储器SA、B相1024点0～π/4正弦波SIN值存储器SB、C相1024点0～π/4正弦波SIN值存储器SC；三相正弦波幅值输出乘法器：MA、MB和MC；所述时钟分频器P用于产生FPGA所需要的高频时钟；所述运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数；n路互补载波发生器T1～Tn：按照运行控制参数产生两路三角波，这两路三角波的相位相反，其输出值送到比较器中，与调制波比较产生脉冲；三相1024点0～π/4正弦波SIN值存储器SA、SB、SC：由FPGA在芯片内部实现，分别存储着A相、B相和C相的0～π/4范围内的标准正弦波瞬时值数据，此三种瞬时值在相位上互差120°；当查询地址处于π/4～2π时，地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0～π/4空间，完成0～2π全部正弦波瞬时值的查询；瞬时值查询完毕后，瞬时值与幅值频率控制器M2的输出幅值相乘，得到所需的调制波幅值，送到所在相的比较器中，与载波比较产生脉冲；三相比较器A1～An、B1～Bn、C1～Cn：每个比较器的输入是调制波和两路互补载波；调制波瞬时值分别与两路载波瞬时值进行比较；每个比较器输出的是两路数值比较后的电平。