| 摘要 |
ｎ-半導体基板の裏面には、ｐ+コレクタ層（８）およびコレクタ電極（９）からなる裏面構造が設けられ、ターンオフ時にｐベース領域（２）とｎ-ドリフト層（１）との間のｐｎ接合から延びる空乏層がｐ+コレクタ層（８）に接触しないノンパンチスルー（ＮＰＴ）型ＩＧＢＴ（１０）が構成されている。ＮＰＴ型ＩＧＢＴ（１０）において、ターンオフ中の、ｐ+コレクタ層（８）とｎ-ドリフト層（１）との間のｐｎ接合（第１ｐｎ接合）（１１）からｎ-ドリフト層（１）側に例えば０．３μｍ以下の深さにおける領域のホール電流のキャリア濃度と、ｐ+コレクタ層（８）とｎ-ドリフト層（１）との間のｐｎ接合（１１）からｎ-ドリフト層（１）側に例えば１５μｍの深さにおける領域の蓄積キャリア濃度との濃度差は３０％〜７０％程度である。これにより、低コストで、高速かつ低損失なスイッチング動作を実現することができる。 |
