低変動トランジスタ・ペリフェラル回路を備えるＤＲＡＭ型デバイス、及び関連する方法

摘要

動的ランダムアクセスメモリ（ＤＲＡＭ）は、夫々のＤＲＡＭセルが保持キャパシタ及びアクセストランジスタを備える複数のＤＲＡＭセルを有する少なくとも１つのＤＲＡＭセルアレイと、ＤＲＡＭの電源電圧とは異なるボディバイアス電圧をバイアス供給電圧から生成するよう構成されるボディバイアス制御回路と、少なくとも１つのＤＲＡＭセルアレイと同じ基板に形成されるペリフェラル回路とを有し、ペリフェラル回路は、ボディバイアス電圧を受けるよう結合されたボディを有するディープリー・ディプリーティッド・チャネル（ＤＤＣ）トランジスタを備え、夫々のＤＤＣトランジスタは、実質的に非ドープのチャネル領域の下に形成された第１導電型のスクリーニング領域を備える。