| 摘要 |
<p>3차원 반도체 메모리 장치 및 그 제조 방법을 제공한다. 이 방법에 따르면, 교대로 그리고 반복적으로 적층된 희생막들 및 절연막들을 패터닝하여 트렌치를 형성하고, 트렌치에 노출된 희생막들을 제거하여 리세스 영역들을 형성한다. 정보저장막을 형성하고, 정보저장막 상에 리세스 영역들을 채우는 게이트 도전막을 형성한다. 이때, 트렌치 내에 게이트 도전막으로 둘러싸인 빈 영역이 정의된다. 게이트 도전막에 등방성 식각 공정을 수행하여 상기 리세스 영역들 내에 각각 배치되고 서로 분리된 게이트 전극들을 형성한다.</p> |
