| 摘要 |
仮想マシンからＶＧＡ（８３）に対するアクセスが検知されると、ＣＰＵ（１０）から各ＶＧＡ（８３）までの各経路上におけるブリッジ（７１）の識別情報と各経路の通過の可否を示す通過設定情報とを管理するテーブル（２２）が参照され、ＣＰＵ（１０）から当該仮想マシンのアクセス対象のＳＶＧＡ（８３）までの経路の通過を許可するようにテーブル（２２）の情報と各ブリッジ（７１）の状態とが設定され、前記アクセスが実行される。これにより、複数の仮想マシンに対しＩ／Ｏアドレス固定の複数のＶＧＡ（８３）を接続した状態を保ちながらＩ／Ｏアドレスの衝突が回避される。 |
