スプリットゲート電荷トラップフラッシュのためのプロセスチャージ保護

摘要

半導体デバイスは、複数のメモリセルと、複数のｐ−ｎ接合と、第１の金属層の金属トレースと、を含む。複数のメモリセルの各々は、第１の誘電体の上に配置された第１のゲートと、第２の誘電体の上に、第１のゲートの側壁に隣接して配置された第２のゲートと、第１のゲートに隣接した基板内の第１のドープ領域と、第２のゲートに隣接した基板内の第２のドープ領域と、を含む。複数のｐ−ｎ接合は、各メモリセルのドープ領域から電気的に分離されている。金属トレースは、複数のメモリセルのうち少なくとも１つのメモリセルの第２のゲートへのバイアと、複数のｐ−ｎ接合のうちの１つのｐ−ｎ接合へのバイアとの間で、単一の面に沿って延出する。