发明名称 半導体装置
摘要 p型薄層(34)は、n-半導体基板(37)の裏面からp型分離層(33)の底部に達するV字溝(31)の側壁面に沿って設けられ、p型コレクタ層(35)とp型分離層(33)とを連結する。コレクタ電極(36)は、p型コレクタ層(35)の表面およびp型薄層(34)の表面に接触する。コレクタ電極(36)は、n-半導体基板(37)側から順にAl−Si膜(42)とバリア層(43)とNi系金属膜(44)とAu系金属膜(45)とを積層してなる。p型コレクタ層(35)表面に接するAl−Si膜(42)の厚さは、1.1μm〜3.0μmの範囲内の厚さである。p型薄層(34)に接するAl−Si膜(42)の厚さは、0.55μm〜1.5μmの範囲内の厚さである。これにより、Alスパイクに起因する漏れ電流の上昇がなく、また、錫を含有するはんだ接合を適正に容易に行うことができる逆阻止型半導体装置を提供することができる。
申请公布号 JPWO2013172394(A1) 申请公布日期 2016.01.12
申请号 JP20140515660 申请日期 2013.05.15
申请人 富士電機株式会社 发明人 中嶋 経宏
分类号 H01L29/78;H01L21/28;H01L21/76;H01L29/06;H01L29/12;H01L29/41;H01L29/739 主分类号 H01L29/78
代理机构 代理人
主权项
地址