发明名称 |
用以提供对于多重记忆体技术的平台支援之设备、系统及方法 |
摘要 |
明系关于用以在一处理器装置与一记忆体装置之间经由一印刷电路板(PCB)交换通信之技术及机制。在一实施例中,该处理器装置系基于该记忆体装置之一记忆体类型组配至多个介面模式之一介面模式,该等介面模式各自对应于多个记忆体标准之一不同各别记忆体标准。一电压调节器(VR)基于该记忆体类型程式化至一VR模式,以经由该PCB上之一硬体介面将一或多个电压提供至该记忆体装置。在另一实施例中,安置于该PCB中或上之一互连的x个信号线在该处理器装置与该记忆体装置之间各自彼此耦接。值x为等于多组信号之一超集合之信号的一总数的一整数,该等信号系各自藉由该多个记忆体标准之一不同各别记忆体标准指定。
|
申请公布号 |
TWI515570 |
申请公布日期 |
2016.01.01 |
申请号 |
TW104101503 |
申请日期 |
2015.01.16 |
申请人 |
英特尔公司 |
发明人 |
罗普 瑞贝卡Z;李向;寇克斯 克里斯多夫E;莫伦 布莱恩P;刚伍理 科尼卡 |
分类号 |
G06F13/16(2006.01);G06F5/06(2006.01) |
主分类号 |
G06F13/16(2006.01) |
代理机构 |
|
代理人 |
恽轶群;陈文郎 |
主权项 |
一种装置,其包含:一第一硬体(HW)介面,用以将一印刷电路板(PCB)耦接至记忆体装置中之任一者,该等记忆体装置各自对应于多组信号之一不同各别组信号;一第二HW介面,用以将该PCB耦接至一处理器装置,其中该处理器装置侦测一记忆体装置至该第一HW介面之连接性,且基于该记忆体装置之一记忆体类型组配多个介面模式之一第一介面模式,该等介面模式各自对应于该等多组信号之一不同各别组;一电压调节器(VR),其耦接至该第一HW介面,该VR待基于该记忆体类型被程式化至多个VR模式之一第一VR模式,且基于该第一VR模式将一或多个电压提供至该第一介面,该等VR模式各自对应于该等记忆体装置之一不同各别记忆体装置;及一互连,其安置于该PCB中或上,其包括x个信号线,该等信号线各自将该第一HW介面之一各别输入/输出(I/O)接点耦接至该第二HW介面之一各别I/O接点,其中x为等于该多组信号之一超集合(superset)之信号的一总数的一整数。
|
地址 |
美国 |