超低噪音电压基准电路

摘要

一种电压基准电路包括多个△V_BE单元，每个单元包括以交叉四元连接并经布置以产生△V_BE电压的四个双极结型晶体管(BJT)。所述多个△V_BE单元单元堆叠，使得它们的△V_BE单元电压相加。末级被耦合到相加△V_BE电压，所述末级经配置以产生V_BE电压，其和△V_BE电压相加以提供基准电压。这种布置用于抵消在每个△V_BE单元中出现的第一级噪音以及和两个电流源相关的误匹配，使得本电压参考电路提供带隙电压输出中的超低i/f噪声。

主权项

一种电压基准电路，包括：多个ΔV_BE单元，每个ΔV_BE单元包括以交叉四元配置连接并经布置以产生ΔV_BE电压的四个双极结型晶体管(BJT)，所述多个ΔV_BE单元堆叠，使得它们的ΔV_BE电压相加；以及末级，被耦合到相加了的ΔV_BE电压，所述末级经配置以产生多个V_BE电压，所述多个V_BE电压与所述相加了的ΔV_BE电压相加以提供基准电压，其中每个所述ΔV_BE单元包括：具有区域A₁的第一双极结型晶体管(BJT)Q1，具有连接到第一节点的基极端子、连接到电路公共点的发射极端子、以及连接到第二节点的集电极端子；具有区域A₂的第二双极结型晶体管(BJT)Q2，具有连接到所述第二节点的基极端子、连接到第三节点的发射极端子、以及连接至所述第一节点的集电极端子；具有区域A₃的第三双极结型晶体管(BJT)Q3，具有连接到第四节点的基极端子、连接到所述第二节点的发射极端子、以及连接至第五节点的集电极端子；具有区域A₄的第四双极结型晶体管(BJT)Q4，具有连接到所述第四节点的基极端子、连接到所述第一节点的发射极端子、以及连接至第六节点的集电极端子；分别接收第一电流I1和第二电流I2的所述第五节点和第六节点；和在所述第三节点和所述电路公共点之间连接的电阻；使得跨所述电阻产生ΔV_BE电压，其由下式给出：${\mathrm{\Delta V}}_{BE}=V_{BE,Q1}+V_{BE,Q4}-V_{BE,Q3}-V_{BE,Q2}=V_{T}ln(\frac{I_{S2}·I_{S3}}{I_{S1}·I_{S4}}·\frac{I_{C1}·I_{C4}}{I_{C2}·I_{C3}})$其中I_S1、I_C1、I_S2、I_C2、I_S3、I_C3、I_S4和I_C4分别是Q1、Q2、Q3和Q4的饱和电流和集电极电流，并且I_C3＝I1，以及I_C4＝I2，所述电压基准电路还包括连接在所述第五节点与所述第四节点之间的晶体管，该晶体管经配置以驱动Q3和Q4的基极。