发明名称 |
一种前向纠错码处理器 |
摘要 |
本发明公开了一种前向纠错码处理器,包括:读线性地址产生器、写线性地址产生器、读变换地址产生器、写变换地址产生器、内存组、运算执行单元、转置网络和逆转置网络;读线性地址产生器与所述读变换地址产生器相连,读变换地址产生器与所述内存组相连,内存组通过所述转置网络与所述运算执行单元相连,运算执行单元通过所述逆转置网络与所述内存组相连,内存组与所述写变换地址产生器相连,所述写变换产生器与所述写线性地址产生器相连;其中,所述内存组和所述运算执行单元为多个,多个内存组之间通过所述转置网络交换数据,多个运算执行单元通过所述逆转置网络将运算执行单元计算的结果写回至所述内存组。该处理器提升了解码的效率和灵活度。 |
申请公布号 |
CN105187156A |
申请公布日期 |
2015.12.23 |
申请号 |
CN201510324070.7 |
申请日期 |
2015.06.12 |
申请人 |
北京理工大学 |
发明人 |
刘大可;吴臻志 |
分类号 |
H04L1/00(2006.01)I |
主分类号 |
H04L1/00(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
李相雨 |
主权项 |
一种前向纠错码处理器,其特征在于,包括:读线性地址产生器、写线性地址产生器、读变换地址产生器、写变换地址产生器、内存组、运算执行单元、转置网络和逆转置网络;所述读线性地址产生器与所述读变换地址产生器相连,所述读变换地址产生器与所述内存组相连,所述内存组通过所述转置网络与所述运算执行单元相连,所述运算执行单元通过所述逆转置网络与所述内存组相连,所述内存组与所述写变换地址产生器相连,所述写变换产生器与所述写线性地址产生器相连;其中,所述内存组和所述运算执行单元为多个,多个内存组之间通过所述转置网络交换数据,多个运算执行单元通过所述逆转置网络将运算执行单元计算的结果写回至所述内存组。 |
地址 |
100081 北京市海淀区中关村南大街5号北京理工大学 |