发明名称 |
一种芯片设计阶段可靠性评估方法和装置 |
摘要 |
本发明公开了一种芯片设计阶段可靠性评估方法和装置,其中,该方法包括:根据确定的芯片功能划分功能模块,并根据所述功能模块的需求进行网表设计;根据BSIM器件模型对所述网表进行前仿真,当前仿真结果满足所述功能模块的需求时,进行版图绘制;在版图绘制完成后,提取布线后的寄生的电容和电阻,根据BSIM器件模型对提取后的网表进行后仿真;当后仿真结果满足所述功能模块的需求时,根据预先建立的老化BSIM器件模型再次进行仿真;当再次仿真结果满足所述功能模块的需求时,则进行制版流片。本发明的芯片设计阶段可靠性评估方法和装置,与传统的开发流程相比,可以缩小产品的开发周期,减少修改光刻板的次数,进而降低开发成本。 |
申请公布号 |
CN105183978A |
申请公布日期 |
2015.12.23 |
申请号 |
CN201510557112.1 |
申请日期 |
2015.09.02 |
申请人 |
北京智芯微电子科技有限公司;国家电网公司 |
发明人 |
陈燕宁;赵东艳;张海峰;付振;李伯海 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京中誉威圣知识产权代理有限公司 11279 |
代理人 |
王正茂;俞佳 |
主权项 |
一种芯片设计阶段可靠性评估方法,其特征在于,包括:根据确定的芯片功能划分功能模块,并根据所述功能模块的需求进行网表设计;根据BSIM器件模型对所述网表进行前仿真,当前仿真结果满足所述功能模块的需求时,进行版图绘制;在版图绘制完成后,提取布线后的寄生的电容和电阻,根据BSIM器件模型对提取后的网表进行后仿真;当后仿真结果满足所述功能模块的需求时,根据预先建立的老化BSIM器件模型再次进行仿真;当再次仿真结果满足所述功能模块的需求时,则进行制版流片。 |
地址 |
100192 北京市海淀区西小口路66号中关村东升科技园C区2号楼305室 |