发明名称 |
一种AVS快速帧内预测方法及装置 |
摘要 |
本发明涉公开了一种AVS快速帧内预测方法和装置,其特点是解码模块对当前子块帧码流进行解码;帧内预测模式判断模块根据解码出来的数据运算后得到当前子块帧内预测模式;帧内预测计算模块根据当前子块的帧内预测模式和存储的相邻块一行一列的样本点进行插值;IDCT/IQ模块运算出残差数据;残差叠加重构模块把插值得到的插值矩阵跟经IDCT/IQ模块得到的残差矩阵进行叠加得到最后的当前帧图象数据,并控制返回下一个块插值需要的一行一列样本点。本发明采用模块复用、模块间最大限度的并行处理等设计思想,大大提高了运算速度,非常适合用FPGA来实现。 |
申请公布号 |
CN101646081A |
申请公布日期 |
2010.02.10 |
申请号 |
CN200910099558.9 |
申请日期 |
2009.06.18 |
申请人 |
杭州高特信息技术有限公司 |
发明人 |
刘亮;陈日仪 |
分类号 |
H04N7/26(2006.01)I;H04N7/50(2006.01)I |
主分类号 |
H04N7/26(2006.01)I |
代理机构 |
浙江杭州金通专利事务所有限公司 |
代理人 |
沈孝敬 |
主权项 |
1、一种AVS快速帧内预测方法,其特征在于包括以下步骤:K阶哥伦布指数解码模块对当前子块帧码流进行解码得到IDCT/IQ、pred_mode_flag、intra_pred_mode和Imgx imgy slice数据;帧内预测模式判断模块根据解码出来的pred_mode_flag、intra_pred_mode和Imgx imgy slice数据运算后得到当前子块帧内预测模式;帧内预测计算模块根据当前子块的帧内预测模式和存储的相邻块一行一列的样本点进行插值;IDCT/IQ模块运算出残差数据;残差叠加重构模块把插值得到的插值矩阵跟经IDCT/IQ模块得到的残差矩阵进行叠加得到最后的当前帧图象数据,并控制返回下一个块插值需要的一行一列样本点。 |
地址 |
310012浙江省杭州市西湖区西斗门路3号天堂软件园A幢13楼D座 |