减少接脚数的方法以及使用其的微处理器

摘要

本发明是关于一种减少接脚数的方法以及使用其的微处理器。该微处理器包括微处理核心电路，包括高位地址汇流排、低位地址/数据汇流排，用以产生第一地址闩锁信号、读写控制信号、以及存取使能信号；延迟电路，接收第一地址闩锁信号，并延迟预设时间后输出第二地址闩锁信号；多工器，包括共用汇流排，根据第二地址闩锁信号，第二地址闩锁信号被使能时，多工器将低位地址/数据汇流排与共用汇流排导通，未被使能时，多工器将高位地址汇流排与共用汇流排导通；第一地址闩锁接脚用以输出第一地址闩锁信号；第二地址闩锁接脚用以输出第二地址闩锁信号；读写控制接脚用以输出读写控制信号；以及存取使能接脚用以输出存取使能信号。

主权项

1.一种微处理器，其特征在于，所述微处理器包括：一微处理核心电路，包括一高位地址汇流排、一低位地址/数据汇流排，用以产生一第一地址闩锁信号、一读写控制信号、以及一存取使能信号；一延迟电路，接收所述第一地址闩锁信号，并延迟一预设时间后输出一第二地址闩锁信号；一多工器，耦接所述高位地址汇流排与所述低位地址/数据汇流排，并包括一共用汇流排，根据所述第二地址闩锁信号，当所述第二地址闩锁信号被使能时，所述多工器将所述低位地址/数据汇流排与所述共用汇流排导通，当所述第二地址闩锁信号未被使能时，所述多工器将所述高位地址汇流排与所述共用汇流排导通；一共用汇流排连接埠接脚，具有多个接脚，连接于所述多工器的共用汇流排；一第一地址闩锁接脚，用以输出所述第一地址闩锁信号；一第二地址闩锁接脚，用以输出所述第二地址闩锁信号；一读写控制接脚，用以输出所述读写控制信号；以及一存取使能接脚，用以输出所述存取使能信号。