发明名称 Al<SUB>x</SUB>Ga<SUB>y</SUB>In<SUB>1-x-y</SUB>N晶体基板、半导体器件及其制造方法
摘要 本发明的Al<SUB>x</SUB>Ga<SUB>y</SUB>In<SUB>1-x-y</SUB>N晶体基板(12)具有面积为至少10cm<SUP>2</SUP>的主平面(12m)。该主平面(12m)具有位于距离主平面的外围5mm内的外侧区域(12w),和对应于除了该外侧区域之外的区域的内侧区域(12n)。该内侧区域(12n)具有至少1×10<SUP>2</SUP>cm<SUP>-2</SUP>并且至多1×10<SUP>6</SUP>cm<SUP>-2</SUP>的总位错密度。由此能够提供一种用作半导体器件的基板的具有大尺寸和合适位错密度的Al<SUB>x</SUB>Ga<SUB>y</SUB>In<SUB>1-x-y</SUB>N晶体基板、包括该Al<SUB>x</SUB>Ga<SUB>y</SUB>In<SUB>1-x-y</SUB>N晶体基板的半导体器件、及其制造方法。
申请公布号 CN101331591A 申请公布日期 2008.12.24
申请号 CN200680047480.0 申请日期 2006.10.16
申请人 住友电气工业株式会社 发明人 藤原伸介;上村智喜;冈久拓司;上松康二;奥井学;西冈志行;桥本信
分类号 H01L21/20(2006.01);C30B29/38(2006.01);H01L29/201(2006.01);H01L33/00(2006.01) 主分类号 H01L21/20(2006.01)
代理机构 中原信达知识产权代理有限责任公司 代理人 梁晓广;陆锦华
主权项 1.一种AlxGayIn1-x-yN晶体基板(0≤x、0≤y并且x+y≤1)(12),其具有面积为至少10cm2的主平面(12m),其中所述主平面(12m)具有位于距离所述主平面的外围5mm内的外侧区域(12w),以及对应于除了所述外侧区域之外的区域的内侧区域(12n),并且所述内侧区域(12n)具有至少1×102cm-2并且至多1×106cm-2的总位错密度。
地址 日本大阪府