集成电路元件及其形成方法

摘要

本发明是有关于一种集成电路元件及其形成方法，在基材上形成闸介电层和闸电极。接着沿着闸介电层和闸电极两侧形成一对间隙壁，间隙壁的较佳的基本组成材质为SiCO或SiCN。接着形成源极和汲极。在源极/汲极及间隙壁区域形成接触窗蚀刻阻绝层(CES)，CES层较佳的基本组成材质为SiCO或SiCN。接着形成层间介电层(ILD)在CES层上。此外，此种具有低k值的SiCO和SiCN材料可在较高的沉积速率及较低的沉积温度下进行沉积使用含SiCO和SiCN的材料的MOS元件特性，不管是在外缘电容、接触电阻、片电阻、起始电压和遗漏电流等方面，和过去知工艺相比较均有获得改善。

主权项

1.一集成电路元件，其特征在于其包含：一基材有一表面；一闸介电层位于该基材表面上；一闸电极位于在该闸介电层上；一对间隙壁位于沿着该闸电极及该闸介电层的两侧；一对源极/汲极区域位于该闸电极的相反两侧；一接触窗蚀刻阻绝层位于该源极/汲极区及该间隙壁上，其中该接触窗蚀刻阻绝层的材料是选自由氧碳化硅和氮碳化硅所组成的族群；一金属层间介电层位于该接触窗蚀刻阻绝层上方；以及一传导插塞位于该金属层间介电层上方。