一种基于FPGA和三模冗余思想的实时高可靠译码芯片

摘要

本实用新型是一种基于FPGA和三模冗余思想的实时高可靠译码芯片，其特征在于：该芯片包括：信号输入连接器，该模块为满足高可靠数据传输标准的硬件接口；用于存储来自输入信号连接器数据的第一FIFO存储器，与输入信号连接器相耦合；对来自第一FIFO存储器的数据进行译码处理的实时高可靠译码IP核模块，与第一FIFO存储器相耦合；接收实时高可靠译码IP核模块处理后的数据的第二FIFO存储器，与实时高可靠译码IP核模块耦合；接收来自第二FIFO存储器数据的信号输出连接器，与第二FIFO存储器相耦合。本实用新型使得整个处理系统体积更小、集成度更高，可靠性更强，同时具有可重构与可扩展等优点。

主权项

一种基于FPGA和三模冗余思想的实时高可靠译码芯片，其特征在于：该芯片包括：信号输入连接器，该模块为满足高可靠数据传输标准的硬件接口；用于存储来自输入信号连接器数据的第一FIFO存储器，与输入信号连接器相耦合；对来自第一FIFO存储器的数据进行译码处理的实时高可靠译码IP核模块，与第一FIFO存储器相耦合；接收实时高可靠译码IP核模块处理后的数据的第二FIFO存储器，与实时高可靠译码IP核模块耦合；接收来自第二FIFO存储器数据的信号输出连接器，与第二FIFO存储器相耦合。