一种GHz超宽带数字下变频方法

摘要

本发明公开了一种GHz超宽带数字下变频方法，包括步骤：本地数字频率综合器采用4N路对采样信号并行处理，每路处理时钟为256MHz；来自ADC的信号以两路双沿的形式送到FPGA内，每路信号以双沿到单沿的方式实现串并转换，使得ADC采样后的信号成为依时序排序的4N路数据，其与4N个并行的由本地数字频率综合器产生的信号相乘实现数字混频；混频后同相分量和正交分量各4N路数据，经过多相滤波得到同相和正交的基带信号。采用本发明的上述数字下变频方法，通过对信号的并行处理，得到同相和正交的基带信号，实现了高数据速率，特别是达到2Gsps信号速率的下变频处理。

主权项

一种GHz超宽带数字下变频方法，包括如下步骤：本地数字频率综合器采用4N路对采样信号并行处理，每路处理时钟为256MHz；来自ADC的信号以两路双沿的形式送到FPGA内，每路信号以双沿到单沿的方式实现串并转换，使得ADC采样后的信号成为依时序排序的4N路数据，其与4N个并行的由本地数字频率综合器产生的信号相乘实现数字混频；混频后同相分量和正交分量各4N路数据，经过多相滤波得到同相和正交的基带信号；其中N为正整数。