| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明名称是“半导体器件及其制造方法”。LOCOS偏置类型MOS晶体管包括MOS晶体管，其中包括：在栅氧化膜上形成的栅电极，栅氧化膜在第一导电类型的半导体衬底表面上形成；第二导电类型的第一偏置扩散层和LOCOS氧化膜，它们在栅电极的仅一侧和两侧之一、在半导体衬底表面上形成，不是LOCOS氧化膜的一端的LOCOS氧化膜的区域的一部分被去除；以及仅第二导电类型的漏扩散层以及第二导电类型的漏扩散层和源扩散层的两者之一在与其中去除了LOCOS氧化膜的区域对应的第一偏置扩散层中形成。因此，可提供半导体器件，其中包括MOS晶体管，它具有高击穿电压，并且通过采用偏置扩散层来覆盖其中漏扩散层之下引起电场积累的区域，甚至在50V或更高电压也确保正常操作。 | ||
| 申请公布号 | CN101521232A | 申请公布日期 | 2009.09.02 |
| 申请号 | CN200910128106.9 | 申请日期 | 2009.02.27 |
| 申请人 | 精工电子有限公司 | 发明人 | 北岛裕一郎 |
| 分类号 | H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L21/76(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 柯广华;王丹昕 |
| 主权项 | 1. 一种半导体器件，包括MOS晶体管，其中包括：栅氧化膜上形成的栅电极，所述栅氧化膜在第一导电类型的半导体衬底的表面上形成；第二导电类型的第一偏置扩散层和LOCOS氧化膜，它们在所述栅电极的仅一侧和两侧之一、在所述半导体衬底的表面上形成，不是所述LOCOS氧化膜的一端的LOCOS氧化膜的区域的一部分被去除；以及在与其中去除了所述LOCOS氧化膜的区域对应的第一偏置扩散层中，形成仅所述第二导电类型的漏扩散层以及所述第二导电类型的漏扩散层和源扩散层两者之一。 | ||
| 地址 | 日本千叶县千叶市 | ||