用于提高缓存命中率的装置及方法

摘要

本发明公开了一种用于提高缓存命中率的装置及方法。本发明能够利用BTB单元提前推测出跳转指令的目标地址、并提供给Icache单元，因此，在取指单元需要读取目标地址处的指令数据之前，就可以由Icache单元提前从内存中预取目标地址处的指令数据。从而，等到取指单元需要读取目标地址处的指令数据时，无需再从内存读取、而是可以直接从Icache缓存中读取，进而能够针对跳转指令的目标地址处的指令数据提高对Icache缓存取指的命中率、减少CPU等待取指的时间、提高CPU的运行效率。

主权项

一种用于提高缓存命中率的装置，其特征在于，包括：取指单元，将当前需要读取的第一指令数据的第一地址提供给BTB单元；BTB单元，根据所述第一地址在其内部缓存中查找将在所述第一指令数据之后执行的跳转指令，若未找到则不动作，若找到则将作为所述跳转指令的跳转目标的第二地址提供给Icache单元；Icache单元，查找其内部缓存中是否存在具有所述第二地址的第二指令数据，若存在则不动作，若不存在则从内存中读取所述第二地址处的所述第二指令数据至其内部缓存中保存。