发明名称 |
通过时域划分实现并行计算的电路仿真方法 |
摘要 |
本发明涉及通过时域划分实现并行计算的电路仿真方法,属于集成电路设计技术领域;该方法包括:给定一个电路仿真的输入文件,该文件用于描述需要仿真的电路的拓扑结构、外部激励信号以及仿真参数;根据实际的计算资源的情况将仿真时间平均分割成若干片段;相邻的两个时间片段之间有一部分重叠的时间;对于每个时间片段单独进行瞬态分析;不同的时间片段利用不同线程或不同进程在不同的计算单元上同时进行;在所有的时间片段的瞬态分析都完成之后,对所有的时间片段的瞬态分析得到的结果进行波形拼接,得到整个仿真时间范围电路各个节点的电压的波形,再进一步的处理得到其它所需要的信息。本发明可提高电路设计效率,缩短电路产品的上市时间。 |
申请公布号 |
CN102087678A |
申请公布日期 |
2011.06.08 |
申请号 |
CN201110003028.7 |
申请日期 |
2011.01.07 |
申请人 |
清华大学 |
发明人 |
叶佐昌;李扬;余志平 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京清亦华知识产权代理事务所(普通合伙) 11201 |
代理人 |
廖元秋 |
主权项 |
一种通过时域划分实现并行化计算的电路仿真方法,包括以下步骤:1)给定一个电路仿真的输入文件,该文件用于描述需要仿真的电路的拓扑结构、外部激励信号以及仿真参数;2)根据实际的计算资源的情况将仿真时间平均分割成若干片段:{t0,t′0},{t1,t′1},…,{tn,t′n},其中t0<t′0,t1<t′1,…,tn<t′n;t0,t′n分别与输入文件中定义的初始时间、终止时间一致,n为正整数;相邻的两个时间片段之间有一部分重叠的时间,该重叠时间占每个片段时间的3%~5%;所有的时间片段覆盖整个需要仿真的时间范围;3)对于每个时间片段,根据已有技术单独进行瞬态分析;不同的时间片段利用不同线程或不同进程在不同的计算单元上同时进行;4)在所有的时间片段的瞬态分析都完成之后,对所有的时间片段的瞬态分析得到的结果进行波形拼接,得到整个仿真时间范围电路各个节点的电压的波形;5)在步骤1)‑4)结束后得到电路各个节点电压的波形后,进行进一步的处理得到其它所需要的信息。 |
地址 |
100084 北京市海淀区清华园1号 |