发明名称 |
具有突发读取等待功能的与非型快闪存储装置 |
摘要 |
一种NAND快闪存储装置,可以包括接口块,用于在读取操作期间接收外部读取使能信号,以输出内部时钟信号。该NAND快闪存储装置也可以包括缓冲器时钟控制电路,用于响应于数据输出使能信号和内部时钟信号而工作。该NAND快闪存储装置还可以包括缓冲器时钟生成电路,用于接收内部时钟信号并根据缓冲器时钟控制电路的控制输出而生成第一和第二缓冲器时钟信号。该NAND快闪存储装置还可以包括数据输出缓冲器电路,用于响应于第一和第二缓冲器时钟信号中的一个而依次输出所读取的数据,其中,当数据输出使能信号被激活时,所述缓冲器时钟控制电路控制缓冲器时钟生成电路生成具有单个脉冲的第二缓冲器时钟信号。 |
申请公布号 |
CN1933028B |
申请公布日期 |
2011.06.08 |
申请号 |
CN200610151532.0 |
申请日期 |
2006.09.11 |
申请人 |
三星电子株式会社 |
发明人 |
黄相元 |
分类号 |
G11C16/06(2006.01)I;G11C16/32(2006.01)I;G11C11/56(2006.01)I |
主分类号 |
G11C16/06(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
钱大勇;蒲迈文 |
主权项 |
一种NAND快闪存储装置,包括:接口块,用于在读取操作期间接收外部读取使能信号,以输出内部时钟信号;缓冲器时钟控制电路,用于响应于数据输出使能信号和内部时钟信号而工作;缓冲器时钟生成电路,用于接收内部时钟信号并根据缓冲器时钟控制电路的控制输出而生成第一和第二缓冲器时钟信号;数据输出缓冲器电路,用于响应于第一和第二缓冲器时钟信号中的一个而依次输出所读取的数据,其中,当数据输出使能信号被激活时,所述缓冲器时钟控制电路控制所述缓冲器时钟生成电路生成具有单个脉冲的第二缓冲器时钟信号。 |
地址 |
韩国京畿道 |