| 主权项 |
一种电子元件，其包含：一极化超晶格，其包含复数个堆叠层群组；该极化超晶格之每一层群组各包含界定了一半导体基底部份之复数个堆叠半导体单层，以及其上之至少一非半导体单层；该至少一非半导体单层系被限定在相邻矽部份之一晶体晶格内，且来自对置基底半导体部份之至少某些半导体原子，系透过其间之至少一非半导体单层而化学键结在一起；及至少一电极，其耦合至该极化之超晶格。如申请专利范围第1项之电子元件，其中该至少一电极亦用以决定该极化超晶格之极化。如申请专利范围第1项之电子元件，其更包含：一半导体底材；在该半导体底材中之分隔开的源极和汲极区，其并界定了其间之一通道区；及上覆于该通道区之一闸极，其并包含相邻于该极化超晶格之至少一闸极层。如申请专利范围第3项之电子元件，其中该至少一闸极层包含一浮动闸极层和一控制闸极层，其位于该极化超晶格之相对两侧。如申请专利范围第3项之电子元件，其中该极化超晶格系覆于通道区之上，且该至少一闸极层置系覆于该极化超晶格之上。如申请专利范围第3项之电子元件，其中，该闸极更包含一闸极绝缘层，其系介于该半导体底材和该至少一闸极层之间。如申请专利范围第3项之电子元件，其中该极化超晶格包含与该半导体底材相同之晶体结构。如申请专利范围第1项之电子元件，其中该至少一电极包含第一和第二电极，其位于该极化超晶格之相对两侧，其并与之界定了一电容。如申请专利范围第8项之电子元件，更包含至少一电晶体，其与该电容之第一电极耦合。如申请专利范围第9项之电子元件，其中该电容之第二电极与一电压参考耦合。如申请专利范围第8项之电子元件，其中该至少一电晶体包含一金属氧化物半导体场效电晶体(MOSFET)；且更包含与该至少一MOSFET之一闸极耦合之一字元线，以及与该至少一MOSFET之一汲极耦合之一位元线；且其中该至少一MOSFET之一源极系与该第一电极耦合。如申请专利范围第1项之电子元件，其中每一基底半导体部份皆包含矽。如申请专利范围第1项之电子元件，其中每一基底半导体部份皆包含由IV族半导体、III-V族半导体、以及II-VI族半导体所组成之群组中选定的一基底半导体。如申请专利范围第1项之电子元件，其中每一非半导体单层皆包含氧。如申请专利范围第1项之电子元件，其中，每一非半导体单层皆包含由氧、氮、氟、和碳-氧所组成之群组中选定的一非半导体。一种记忆体元件，其包含：一记忆胞阵列，其界定了一非依电性记忆体，每一记忆胞各包含一极化超晶格，其包含复数个堆叠层群组，该极化超晶格之每一层群组各包含复数个界定了一半导体基底部份之堆叠半导体单层，以及其上之至少一非半导体单层，该至少一非半导体单层系被限定在相邻矽部份之一晶体晶格内，而来自相对置基底半导体部份之至少某些半导体原子，系透过其间之至少一非半导体单层而化学键结在一起，及至少一电极，用以耦合至该极化超晶格。如申请专利范围第16项之记忆体元件，其中该至少一电极亦用以决定该极化超晶格之极化。如申请专利范围第16项之记忆体元件，其中每一记忆胞更包含：一半导体底材；在该半导体底材上之分隔开的源极和汲极区，其并界定了其间之一通道区；及覆于该通道区上之一闸极，其包含至少一闸极层相邻于该极化超晶格。如申请专利范围第18项之记忆体元件，其中该至少一闸极层包含一浮动闸极层和一控制闸极层，其位于该极化超晶格之相对两侧。如申请专利范围第18项之记忆体元件，其中该极化超晶格系覆于通道区之上，且该至少一闸极层置系覆于该极化超晶格之上。如申请专利范围第18项之记忆体元件，其中该闸极更包含一闸极绝缘层，其系介于该半导体底材和该至少一闸极层之间。如申请专利范围第16项之记忆体元件，其中该极化超晶格包含与该半导体底材相同之晶体结构。如申请专利范围第16项之记忆体元件，其中该至少一电极包含第一和第二电极，其位于该极化超晶格之相对两侧，其并与之界定了一电容。如申请专利范围第23项之记忆体元件，其中该至少一记忆胞更包含至少一电晶体，其与该电容之该第一电极耦合。如申请专利范围第24项之记忆体元件，其中该电容之该第二电极与一电压参考耦合。如申请专利范围第24项之记忆体元件，其中该至少一电晶体包含一金属氧化物半导体场效电晶体(MOSFET)；且更包含与该至少一MOSFET之一闸极耦合之一字元线，以及与该至少一MOSFET之一汲极耦合之一位元线；且其中该至少一MOSFET之一源极系与该第一电极耦合。如申请专利范围第16项之记忆体元件，其中每一该基底半导体部份皆包含矽，且其中每一该非半导体单层皆包含氧。 |
