半导体记忆装置

摘要

在记忆胞(MC)内，藉由内部的金属配线(9b)将驱动器电晶体源极接触窗(DV1,DV2)短路。该金属配线(9b)系与接邻行的记忆胞分离，在记忆胞行方向延伸成锯齿状。各行可分别配设传输源极电压至驱动器电晶体之线，即使在单埠记忆胞构造中，也能以记忆胞行为单位进行驱动器电晶体源极电压的调整。