| 主权项 |
1.一种平面显示装置,其系包含:多数显示像素,配置成矩阵状;多数扫描线,沿前述多数显示像素之列形成;多数信号线,沿前述多数显示像素之行形成;多数开关元件,形成于前述多数扫描线与前述多数信号线之交叉位置附近并为了将各对应信号线电位施加于对应显示像素而藉对应扫描线驱动;及显示控制部,驱动前述多数扫描线与前述多数信号线;其中前述显示控制部包含:扫描线驱动器,按周期从前述多数扫描线中选择至少2支邻接扫描线一齐驱动此等邻接扫描线;及扫描控制器,于1列份显示像素一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用被驱动之第1邻接扫描线及于1列份显示像素另一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用不被驱动之第2邻接扫描线分别连接之开关元件以略同一定时导通然后将被连接于前述第2邻接扫描线之开关元件比被连接于前述第1邻接扫描线之开关元件早一定期间之定时非导通以控制前述扫描线驱动器。2.如申请专利范围第1项之平面显示装置,其中前述扫描线驱动器,包括:移位暂存器,前述多数正反器被串级连结;及输出部,将此等正反器之输出信号做为扫描脉冲分别输出于前述多数扫描线;又前述扫描控制器,控制从前述输出部分别输出于前述第1及第2邻接扫描线之扫描脉冲宽度所构成。3.如申请专利范围第2项之平面显示装置,其中前述一定期间被设定为:输出于前述第1邻接扫描线之扫描脉冲之脉冲宽度之5%至20%范围,而输出于前述第2邻接扫描线之扫描脉冲之脉冲宽度被设定为:比输出于前述第1邻接扫描线之扫描脉冲之脉冲宽度短一定期间。4.如申请专利范围第1项之平面显示装置,其中前述显示控制部,独自包括:阵列基板,多数像素电极与前述多数扫描线、前述多数信号线及前述多数开关元件一同形成;双向基板,双向电极相对于前述多数像素电极形成;及显示板,包含此等阵列基板及保持于双向基板间之液晶层;而各显示像素包括:前述双向电极、前述液晶层、及前述像素电极。5.如申请专利范围第4项之平面显示装置,其中前述阵列基板,包含多数辅助电容线,该多数辅助电容线与各前述多数扫描线略平行配置,相对于对应列之前述像素电极并与此等像素电极绝缘。6.如申请专利范围第5项之平面显示装置,其中前述像素电极及前述辅助电容线间之辅助电容,被定为无电压施加状态所得前述像素电极及前述双向电极间液晶电容之2倍以下。7.如申请专利范围第5项之平面显示装置,其中各辅助电容线,被配置为至少于前述第2邻接扫描线侧推出对应像素电极周围。8.如申请专利范围第4项之平面显示装置,其中各开关元件,系以对应扫描线为闸极,并包含:汲极,从对应信号线延伸;源极,被连接于对应像素电极;之薄膜电晶体。9.如申请专利范围第8项之平面显示装置,其中前述汲极系由前述对应信号线构成,该前述对应信号线系延伸于前述像素电极及前述第2邻接扫描线间。10.一种显示板之显示控制装置,其系包含:多数显示像素,配置成矩阵状;多数扫描线,沿前述多数显示像素之列形成;多数信号线,沿前述多数显示像素之行形成;多数开关元件,形成于前述多数扫描线与前述多数信号线之交叉位置附近并为了将各对应信号线电位施加于对应显示像素而藉对应扫描线驱动;又显示控制装置包含:扫描线驱动器,按周期从前述多数扫描线中选择至少2支邻接扫描线一齐驱动此等邻接扫描线;及扫描控制器,于1列份显示像素一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用被驱动之第1邻接扫描线及于1列份显示像素另一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用不被驱动之第2邻接扫描线分别连接之开关元件以略同一定时导通然后将被连接于前述第2邻接扫描线之开关元件比被连接于前述第1邻接扫描线之开关元件早一定期间之定时非导通以控制前述扫描线驱动器。11.一种显示板之显示控制方法,其系包含:多数显示像素,配置成矩阵状;多数扫描线,沿前述多数显示像素之列形成;多数信号线,沿前述多数显示像素之行形成;多数开关元件,形成于前述多数扫描线与前述多数信号线之交叉位置附近并为了将各对应信号线电位施加于对应显示像素而藉对应扫描线驱动;又显示控制方法包含:一步骤,按周期从前述多数扫描线中选择至少2支邻接扫描线一齐驱动此等邻接扫描线;及另一步骤,于1列份显示像素一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用被驱动之第1邻接扫描线及于1列份显示像素另一方侧电容耦合于此等1列份显示像素又为此等1列份显示像素用不被驱动之第2邻接扫描线分别连接之开关元件以略同一定时导通然后将被连接于前述第2邻接扫描线之开关元件比被连接于前述第1邻接扫描线之开关元件早一定期间之定时非导通以控制前述扫描线驱动器。图式简单说明:第一图系依照本发明一实施例有关之液晶显示装置外观透视图。第二图系第一图所示液晶显示装置之电路图。第三图系第二图所示显示像素之平面构造图。第四图系第三图所示显示像素之塑面构造图。第五图系第二图所示信号线驱动器电路图。第六图系第二图所示扫描线驱动器电路图。第七图系邻接行方向之第1至第3显示像素之等效电路。第八图系依序驱动第七图所示3扫描线时所得像素电位迁移之波形图。第九图系一齐驱动第七图所示3扫描线中之2条时所得像素电位迁移之波形图。第十图系第二图所示控制器之电路图。第十一图系第六图所示扫描线驱动器之通常显示模式工作之时间图。第十二图系第六图所示扫描线驱动器之扩大显示模式工作之时间图。第十三图系一齐驱动第十二图所示3扫描线中之2条时所得像素电位迁移之波形图。第十四图系第三图所示显示像素有关之第1变形例平面构造图。第十五图系第三图所示显示像素有关之第2变形例平面构造图。 |
