| 摘要 |
Способ интеллектуальной адаптации логического регулятора в условиях нечетко заданной информации, состоящий из фаззификатора, блока логического вывода, дефаззификатора, исполнительного органа, объекта управления, датчика обратной связи, ПИД-регулятора, сумматора, блока базы правил подстройки коэффициентов ПИД-регулятора, выходы которого соединены с фаззификатором, дефаззификатором и блоком логического вывода, имеющим прямую и обратную связь с блоком базы правил, отличающийся тем, что включает блок адаптации коэффициентов ПИД-регулятора, а также блок идентификации технологического процесса, соединенных таким образом, что первый вход фаззификатора соединен с выходом исполнительного органа, второй вход фаззификатора соединен с выходом датчика обратной связи, а выход фаззификатора соединен с входом блока логического вывода, выход блока логического вывода соединен с входом дефаззификатора и выходом блока базы правил, выход дефаззификатора соединен с входом блока адаптации коэффициентов ПИД-регулятора, выход которого соединен с ПИД-регулятором, выход ПИД-регулятора соединен с входом исполнительного органа, выход которого соединен с входом объекта управления, выход объекта управления соединен с входом датчика обратной связи, при этом выходные дискретные параметры объекта управления подаются на сумматор, а также на вход блока идентификации технологического процесса, а выход объекта управления соединен с входом блока идентификации технологического процесса, по линии связи передаются входные дискретные параметры объекта управления, а выход блока идентификации технологического процесса соединен с в� |
