静态RAM

摘要

本发明涉及静态RAM。一种静态RAM包括：多条字线；多对局部位线；与所述多对局部位线和所述多条字线的交叉点相对应地排列的多个存储单元；针对所述多对局部位线中的每个布置的电容共享电路；连接多个电容共享电路的公共连接线；和连接到所述多对局部位线的一对全局位线，其中所述电容共享电路包括连接在彼此相对应的局部位线对与所述公共连接线之间的两个N沟道晶体管。

主权项

一种静态RAM，包括：多条字线；多对局部位线；与所述多对局部位线和所述多条字线的交叉点相对应地排列的多个存储单元；多个电容共享电路，每个电容共享电路针对所述多对局部位线中的每对进行布置；连接多个电容共享电路的公共连接线；和连接到所述多对局部位线的全局位线对，其中每个电容共享电路包括连接在彼此相对应的局部位线对与所述公共连接线之间的两个N沟道晶体管，所述两个N沟道晶体管之一的漏极被连接到该局部位线对中的一个，所述两个N沟道晶体管中的另一个N沟道晶体管的漏极被连接到该局部位线对中的另一个，并且所述两个N沟道晶体管的源级被连接到所述公共连接线。