具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法

摘要

本发明公开了一种存储器装置及其制造方法，其中在半导体材料衬底中形成沟槽。源极区形成于所述沟槽下方，并且位于所述源极区和漏极区之间的沟道区包括基本上沿所述沟槽的侧壁延伸的第一部分和基本上沿所述衬底的表面延伸的第二部分。浮栅设置在所述沟槽中，并且与所述沟道区第一部分绝缘以便控制其导电性。控制栅设置在所述沟道区第二部分上面并且与其绝缘，以便控制其导电性。擦除栅至少部分地设置在所述浮栅上面并且与其绝缘。导电耦合栅设置在所述沟槽中，邻近所述浮栅并且与其绝缘，并且位于所述源极区上面且与其绝缘。

主权项

一对存储器单元，包括：半导体材料衬底，所述衬底具有第一导电类型和表面；沟槽，所述沟槽形成到所述衬底的所述表面中并包括一对相对的侧壁；第一区域，所述第一区域形成在所述衬底中位于所述沟槽下方；一对第二区域，所述一对第二区域形成于所述衬底中，其中一对沟道区各自在所述衬底中位于所述第一区域与所述第二区域中一者之间，其中所述第一区域和所述第二区域具有第二导电类型，并且其中所述沟道区中的每一者包括基本上沿所述相对沟槽侧壁中的一者延伸的第一部分和基本上沿所述衬底表面延伸的第二部分；一对导电浮栅，所述一对导电浮栅各自至少部分地设置在所述沟槽中、邻近所述沟道区第一部分中的一者且与其绝缘以控制所述一个沟道区第一部分的导电性，并且位于所述第一区域上面且与其绝缘；导电擦除栅，所述导电擦除栅具有设置在所述沟槽中并且邻近所述浮栅设置且与所述浮栅绝缘的下部部分；导电耦合栅，所述导电耦合栅设置在所述沟槽中、设置在所述浮栅之间且与其绝缘、设置在所述第一区域上面且与其绝缘、并且设置在所述擦除栅下方且与其绝缘；以及一对导电控制栅，所述一对导电控制栅各自设置在所述沟道区第二部分中的一者上面且与其绝缘，以控制所述一个沟道区第二部分的导电性。