一种采用CPLD实现的简易多相SVPWM调制方法

摘要

一种采用CPLD实现的简易多相SVPWM调制方法，它包括如下步骤：a）CPLD与微处理通过8位或16位并口实现通信，由微处理向CPLD发送正弦波调制比A和空间电压矢量的当前位置电角度θ，CS为CPLD或FPGA片选信号；b）CPLD在接受微处理发送来的A和θ后，通过正弦算法，计算n相电压调制信号U₁、U₂、…U_n，通过比较得到n个信号的最大值Max和最小值，得到一个偏移量T_offset，T_s为开关周期，然后得到T₁、T₂、…T_n，接着对其右移一位，得到与计数器的比较值；c）在CPLD内部设计一向上向下重复计数的计数器；输出的信号经过死区产生模块DB，最终生成n相系统的2n个PWM驱动脉冲。

主权项

一种采用CPLD实现的简易多相SVPWM调制方法，其特征在于所述的调制方法包括如下步骤：a） 所述的CPLD与微处理通过8位或16位并口实现通信，由微处理向CPLD发送正弦波调制比A和空间电压矢量的当前位置电角度θ，CS为CPLD或FPGA片选信号；b） CPLD在接受微处理发送来的A和θ后，通过正弦算法，通过采用查表或Cordic算法实现，计算n相电压调制信号U₁、U₂、…U_n，这里n相电压调制信号计算可以采用并行的或串行的硬件结构，或串并结合的硬件结构；得到U₁、U₂、…U_n，通过比较得到n个信号的最大值Max和最小值，接着通过一个减法运算和移位操作，得到一个偏移量T_offset，T_s为开关周期，然后该偏移量分别与U₁、U₂、…U_n相加，得到T₁、T₂、…T_n，接着对其右移一位，得到与计数器的比较值M₁、M₂、…M_n；c） 在CPLD内部设计一向上向下重复计数的计数器，最大计数值为量化后的开关周期T_s的一半，当M₁、M₂、…M_n大于计数器的值时，对应输出高电平，否则输出低电平；输出的信号经过死区产生模块DB，最终生成n相系统的2n个PWM驱动脉冲。