发明名称 BARRIERE DE SYNCHRONISATION MATERIELLE ENTRE ELEMENTS DE TRAITEMENT
摘要 L'invention est relative à un procédé de synchronisation de processus parallèles, comprenant les étapes consistant à répartir plusieurs fils d'exécution d'un programme entre des unités de traitement (PU0... PU3) ; configurer un registre de synchronisation (20') dans chaque unité de traitement de sorte que son contenu soit écrasé seulement par des bits qui sont à 1 dans des mots écrits dans le registre de synchronisation ; et attribuer une position de bit distincte des registres de synchronisation à chaque fil d'exécution. Lorsqu'un fil d'exécution courant d'une unité de traitement courante a atteint un point de synchronisation, l'unité de traitement courante écrit dans les registres de synchronisation de toutes les unités de traitement un mot dans lequel la position de bit attribuée au fil d'exécution courant est à 1, et suspend le fil d'exécution courant. Lorsque tous les bits attribués aux fils d'exécution sont à 1 dans le registre de synchronisation d'une unité de traitement courante, l'exécution des fils de programme suspendus est reprise dans l'unité de traitement courante, et le registre de synchronisation de l'unité de traitement courante est réinitialisé.
申请公布号 FR3021429(A1) 申请公布日期 2015.11.27
申请号 FR20140061941 申请日期 2014.12.05
申请人 KALRAY 发明人 DUPONT DE DINECHIN BENOIT;CHAMPSEIX THOMAS;GUIRONNET DE MASSAS PIERRE
分类号 G06F9/52 主分类号 G06F9/52
代理机构 代理人
主权项
地址