| 摘要 |
<p>본 발명은 전체적인 소자의 크기를 줄일 수 있는 플래시 메모리 소자의 제조방법에 관한 것으로, 본 발명에 따른 플래시 메모리 소자의 제조방법은 액티브 영역과 소자분리영역으로 정의된 반도체 기판 상에 ONO막을 형성하는 단계와, 상기 ONO막 상에 제 1 폴리실리콘을 이용하여 메모리 게이트를 형성하는 단계와, 상기 메모리 게이트의 상부면과 양측벽에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막을 포함한 상기 반도체 기판 전면에 제 2 폴리실리콘을 형성하는 단계와, 상기 제 2 폴리실리콘 상에 제 3 폴리실리콘을 이중형성하는 단계와, 상기 제 3 폴리실리콘 및 제 2 폴리실리콘의 일부를 식각하여 평탄화하는 단계와, 상기 제 2 폴리실리콘의 일부영역을 선택적으로 식각하여 셀렉티브 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.</p> |
