记忆元件及其制造方法

摘要

本发明是有关于一种记忆元件及其制造方法。该记忆元件的制造方法，包括以罩幕层做为植入罩幕，进行离子植入工艺，以在衬底中形成第一埋入式掺杂区与第二埋入式掺杂区。第一埋入式掺杂区在第一方向延伸，通过所述控制栅极，电性连接控制栅极两侧的第一掺杂区、第二掺杂区以及第三掺杂区。第二埋入式掺杂区在所述第二方向延伸，位于第三掺杂区下方的衬底中，电性连接第三掺杂区，且第一埋入式掺杂区电性连接第二埋入式掺杂区。

主权项

一种记忆元件的制造方法，其特征在于其包括以下步骤：在一衬底中形成多个隔离结构，每一隔离结构在一第一方向延伸；在所述衬底上形成多个控制栅极，每一控制栅极在一第二方向延伸,所述第一方向与所述第二方向不同；在每一控制栅极下方，任意相邻的两个隔离结构之间的所述衬底上依序形成一穿隧介电层、一浮置栅极与一栅间介电层；在所述衬底的一第一区中的所述控制栅极的两侧分别形成一第一掺杂区，在所述衬底的一第二区中的所述控制栅极的两侧分别形成一第二掺杂区以及在所述衬底的一第三区中形成多个第三掺杂区，其中所述第三区位于第一区与第二区之间；在所述衬底上形成一罩幕层，所述罩幕层具有相交的一第一开口与一第二开口，其中：所述第一开口在所述第一方向延伸，至少裸露出部分所述第一掺杂区、部分所述第二掺杂区、部分所述第三掺杂区以及部分所述控制栅极，且所述第二开口在所述第二方向延伸，裸露出所述第三区的所述隔离结构与所述第三掺杂区；移除所述第二开口裸露的所述隔离结构，以在所述衬底中形成多个第一自行对准沟渠；以所述罩幕层为植入罩幕，进行一离子植入工艺，以形成：一第一埋入式掺杂区，其在所述第一方向延伸，位于所述第一开口裸露的并通过所述控制栅极下方的所述衬底中，电性连接所述第一开口裸露的所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区；以及一第二埋入式掺杂区，其在所述第二方向延伸，位于所述第二开口裸露的所述第三掺杂区下方的所述衬底中以及所述第一自行对准沟渠底部及侧壁周围的所述衬底中，且电性连接所述第三掺杂区，所述第一埋入式掺杂区电性连接所述第二埋入式掺杂区；以及移除所述罩幕层。